| 发布日期：2024-10-14 17:48 点击次数：156 |
CHIPS和《科学法案》（Science Act）的资助鼓舞了一种兼具DRAM密度和SRAM速率的混杂型存储器的商量。 混杂增益单位存储器商量是加利福尼亚-太平洋-西北东说念主工智能硬件中心的方法之一ai换脸 视频，该中心从好意思国国防部赢得1630万好意思元。
一种新式双晶体管内存的互连器件，兼具速率和内存密度 图/斯坦福大学
斯坦福大学电气工程师H.S. 该中心主席 Philip Wong。 在逻辑和内存之间往复迁移数据会放慢GPU的开动速率，这亦然东说念主工智能能耗的主要驱动成分。 在芯片上配备更快、更密集的内存将有助于缓解这些扫尾，但秉承有限。 Wong 说："咱们但愿提供更好的秉承，这么策画东说念主员就能更好地进行优化，不管他们思要的是速率依然节能。"
Wong 的团队正在竖立一种替代内存策画，它聚拢了 SRAM 和 DRAM 的优点。 DRAM 由晶体管和电容器构成，因此不错在相对较小的空间内存储宽绰数据，但读取数据的速率相对较慢。 SRAM 的读取速率更快，但单位相对较大，由多个晶体管构成。 斯坦福团队的增益单位存储器聚拢了 DRAM 的小尺寸和 SRAM 的快速率。
增益单位与 DRAM 相似，但使用第二个晶体管而不是电容器来存储数据。 数据以电荷的体式存储在第二个晶体管的栅极上，栅极是一种电容结构，可戒指通过晶体管的电流。 等闲 DRAM 中的电容会跟着本事的推移泄走电荷，读出数据时会破损电容。 在增益单位中，读出信号是无损的。 事实上，读取晶体管在读出信号时会为存储晶体管提供信号增益。
斯坦福大学电气工程博士生 Shuhan Liu对此先容说："在 DRAM 中，每次读取信息齐会破损信息。增益单位施展更好，因为它加多了一个极度的读取晶体管。 读取的不单是是电荷，而是放大后的信号。"
不外，增益单位也有其本身的局限性。 当两个晶体管齐是硅时，数据露馅相对较快。Liu 和 Wong 克服了这些扫尾，他们将硅读取晶体管与氧化铟锡写入晶体管聚拢起来，制造出性能更好的混杂增益单位存储器。 由此产生的器件可保捏位向上 5000 秒（等闲 DRAM 必须每 64 毫秒刷新一次），速率比肖似的氧化物增益单位快约 50 倍。
佐治亚理工学院的电气工程师Shimeng Yu说，硅晶体管和氧化物晶体管的聚拢"减少了单位占用空间，况且氧化物晶体管的走电流也很低，与硅-硅增益单位比较，混杂存储器的数据保留本事擢升了几个数目级。"
Wong 说，这些混杂存储器单位不错集成到逻辑芯片上。这是一个再行构建商量机的契机。 这类策画可能会改动存储器的使用面目。罕见只可打听闪存、DRAM 和 SRAM 的局限ai换脸 视频，就"像从 3 档自行车到 20 档自行车相同"。"
